Sak-tc277tp-64F200N Microcontroller van Gelijkstroom AURIX tri-Kern de met 32 bits 200MHz FLITS 4M X 8 pg-lfbga-292-6 van 4MB van Chip Ic

Microcontroller van sak-tc277tp-64F200N TriCore™ AURIX™ de tri-Kern200mhz 4MB (4M x 8) FLITS met 32 bits pg-lfbga-292-6 van IC

Informatieblad: Sak-tc277tp-64F200N

Samenvatting van Eigenschappen

De TC27x-productfamilie heeft de volgende eigenschappen:

• Hoge Prestatiesmicrocontroller met drie cpu-kernen

• Twee super-scalaire TriCore met 32 bits Cpu (TC1.6P), elk die de volgende eigenschappen hebben:

– Superieure prestaties in real time

– Sterke beetje behandeling

– Volledig geïntegreerde DSP-mogelijkheden

– Vermenigvuldigen-accumuleer eenheid bekwaam om 2 MAC-verrichtingen per cyclus te ondersteunen

– Volledig in een pijpleiding vervoerde Drijvend kommaeenheid (FPU)

– tot 200 Mhz-verrichting bij volledige temperatuurwaaier

– het Kladblok RAM van tot 120 Kbytegegevens (DSPR)

– het Kladblok RAM van de tot 32 Kbyteinstructie (PSPR)

– Het Geheime voorgeheugen van de 16 Kbyteinstructie (ICACHE)

– Het Geheime voorgeheugen van 8 Kbytegegevens (DCACHE)

• Macht Efficiënte scalaire TriCore cpu (TC1.6E), hebbend de volgende eigenschappen:

– Binaire codeverenigbaarheid met TC1.6P

– tot 200 Mhz-verrichting bij volledige temperatuurwaaier

– het Kladblok RAM van tot 112 Kbytegegevens (DSPR)

– het Kladblok RAM van de tot 24 Kbyteinstructie (PSPR)

– Het Geheime voorgeheugen van de 8 Kbyteinstructie (ICACHE)

– de Gelezen Buffer van 0.125Kbyte Gegevens (DRB)

• De kernen van de Locksteppedschaduw voor één TC1.6P en voor TC1.6E

• Veelvoudig op-spaandergeheugen

– Alle ingebed NVM en SRAM zijn beschermd ECC

– tot 4 Mbyte Programmaflashgeheugen (PFLASH)

– het Flashgeheugen van tot 384 Kbytegegevens (DFLASH) bruikbaar voor EEPROM-wedijver

– 32 Kbytegeheugen (LMU)

– Boot-ROM (BROM)

• 64-kanaal DMA-Controlemechanisme met veilige gegevensoverdracht

• Verfijnd onderbreek systeem (beschermd ECC)

• De busstructuur van de hoge prestaties op-spaander

– de Dwarsbar met 64 bits verbindt (SRI) het geven van snelle parallelle toegang tussen busmeesters onderling, Cpu en geheugen

– Systeem Perifere Bus met 32 bits (SPB) voor op-spaander rand en functionele eenheden

– Één busbrug (SFI-Brug)

• Facultatieve Hardware security module (HSM) op sommige varianten

• Alarm van de de veiligheidsmonitor van de veiligheidsbeheereenheid (SMU) het behandelende

• Geheugenproefbank met ECC, Geheugeninitialisering en MBIST-functies (MTU)

• Hardware I/O Monitor (IOM) voor het controleren van digitale I/O

• Veelzijdige op-Spaander Randapparatuur

– Vier Asynchrone/Synchrone Periodieke Kanalen (ASCLIN) met hardwarelin steun (V1.3, V2.0, V2.1 en J2602) tot 50 MBaud

– Vier Een rij gevormde SPI-Interfacekanalen (QSPI) met meester en slavenvermogen tot 50 Mbit/s

– Hoge snelheids Periodieke Verbinding (HSSL) voor periodieke inter-bewerkermededeling tot 320 Mbit/s

– Twee periodieke Micro- Tweede Businterfaces (doctorandus in de exacte wetenschappen) voor seriële poortuitbreiding aan externe machtsapparaten

– Één MultiCAN+-Module met 4 KAN knopen en 256 vrije toewijsbare berichtvoorwerpen voor hoog rendementgegevens behandeling via FIFO-het als buffer optreden voor en de overdracht van gatewaygegevens

– Knaagt Enige Rand 10 Transmissie (VERZONDEN) aan kanalen voor verbinding aan sensoren

– Één FlexRayTM-module met 2 kanalen (e-Ray) het steunen V2.1

– Één Generische Tijdopnemermodule die (GTM) een krachtige reeks van digitaal signaal het filtreren en tijdopnemerfunctionaliteit verstrekken om autonoom en complex Input-output beheer te realiseren

– Één vangt/vergelijkt module 6 (Twee pitten CCU60 en CCU61)

– Één Algemeen Doel 12 Tijdopnemereenheid (GPT120)

– Interface die van de drie kanaal de Randsensor met V1.3 in overeenstemming zijn (PSI5)

– Randsensorinterface met Periodieke PHY (psi5-s)

– De facultatieve inter-Geïntegreerde Interface die van de Kringsbus (I2C) met V2.1 in overeenstemming zijn

– Facultatief MAC van IEEE802.3 Ethernet met RMII en MII interfaces (ETH)

• Veelzijdige Opeenvolgende Benadering ADC (VADC)

– Cluster van 8 onafhankelijke ADC pitten

– De waaier van het inputvoltage van 0 V aan 5.5V (ADC levering)

• Delta-sigma ADC (DSADC) – Zes kanalen

• Digitale programmeerbare I/O havens

• De op-spaander zuivert steun voor OCDS-Niveau 1 (Cpu, DMA, op Chip Buses)

• het multi-core zuiveren, vinden het in real time, en kaliberbepaling

• draad vier/vijf JTAG (IEEE 1149,1) de interface of van DAP (de Haven van de Apparatentoegang)

• Van de energiebeheersysteem en op-spaander regelgevers

• De Eenheid van de klokgeneratie met Systeem PLL en Flexray PLL

• Ingebedde Voltageregelgever

Gegevensbeeld: